pwnkidhn.github.io

4.3 마이크로 명령어의 형식 - 연산 필드가 두 개이면, 두 개의 마이크로-연산들을 동시에 수행 가능 - 조건(CD) 필드는 분기에 사용될 조건 플래그를 지정 - 분기(BR) 필드는 분기의 종류와 다음에 실행할 마이크로 명령어의 주소를 결정하는 방법을 명시 - 주소 필드(ADF)의 내용은 분기가 발생하는 경우에 목적지 마이크로 명령어의 주소로 사용 [EXAMPLE] - '연산 필드1'에 위치할 마이크로 연산들 - '연산 필드2'에 위치할 마이크로 연산들 - 조건 필드 : 두 비트로 구성되며, 분기의 조건으로 사용 > U : 무조건 분기 > I : 만약 I = 1 이면, 간접 사이클 루틴을 호출 > S : 누산기에 저장된 데이터의 부호가 1이면, 분기 > Z : 누산기에 저장된 데이터가 0 (Z=1)이라..

Computer Science/Computer Architecture 2020. 4. 22. 19:30

4.1 제어 유니트의 기능 제어 유니트의 기능 - 명령어 코드의 해독 - 명령어 실행에 필요한 제어 신호들을 발생 용어정리 - 마이크로 연산 (Micro-operation) : 명령어 실행 사이클의 각 주기 동안 실행되는 기본적인 CPU 동작 - 마이크로 명령어 (Micro-instruction) : 명령어 사이클의 각 주기에서 실행되는 각 마이크로 연산을 지정해주는 2진 비트들로서, 제어 단어 (Control word)라고도 함 - 마이크로 프로그램 (Microprogram) : 마이크로명령어들의 집합 - 루틴 (Routine) : CPU의 특정 기능을 수행하기 위한 마이크로 명령어들의 그룹 > EX) 인출 사이클 루틴, 실행 사이클 루틴, 인터럽트 사이클 루틴 * 마이크로 명령어 < 루틴 < 마이크로..

Computer Science/Computer Architecture 2020. 4. 22. 19:00

3.6 부동소수점 표현 (Floating - point representation) : 소수점의 위치를 이동시킬 수 있는 수 표현 방법 -> 수 표현 범위 확대 부동소수점 수 (floating - point number)의 일반적인 형태 10진 부동소수점 수(decimal floating - point number) 2진 부동소수점 수 (binary floating - point number) - 단일-정밀도(single-precision) 부동소수점 수 : 32비트 - 복수-정밀도(double-precision) 부동소수점 수 : 64비트 같은 수에 대한 부동소수점 표현이 여러 가지 존재 정규화된 표현(Normalized representation) : 수에 대한 표현을 한 가지로 통일하기 위한 방법 ..

Computer Science/Computer Architecture 2020. 4. 17. 11:18

3.5 정수의 산술 연산 기본적인 산술 연산들 3.5.1 덧셈 2의 보수로 표현된 수들의 덧셈 방법 : 두 수를 더하고, 만약 올림수가 발생하면 버림 병렬 가산기 (parallel adder) - 덧셈을 수행하는 하드웨어 모듈 - 비트 수만큼의 전가산기(full-adder)들로 구성 - 덧셈 연산 결과에 따라 해당 조건 플래그들(condition flags)을 세트 > C Flag : 올림수(Carry) > S Flag : 부호 (Sign) > Z Flag : 0 (Zero) > V Flag : 오버플로우(Overflow) 4-비트 병렬 가산기와 상태 비트 제어회로 덧셈 오버플로우 : 덧셈 결과가 그 범위를 초과하여 결과값이 틀리게 되는 상태 검출 방법 : 두 올림수(carry)들 간의 exclusive..

Computer Science/Computer Architecture 2020. 4. 8. 18:29

3.3 논리 연산 기본적인 논리 연산들 하드웨어의 구성 - 입력 비트들은 모든 논리 게이트들을 통과 - 선택 신호들에 의하여 멀티플렉서의 네 입력들 중 하나를 출력 N-비트 논리 연산장치 : N-비트 데이터들을 위한 논리 연산장치 - 기본 논리 모듈들을 병렬로 접속 AND 연산 : 두 데이터 단어들의 대응되는 비트들 간에 AND 연산을 수행 OR 연산 : 두 데이터 단어들의 대응되는 비트들 간에 OR연산 수행 XOR 연산 : 두 데이터 단어들의 대응되는 비트들 간에 exclusive-OR 연산을 수행 NOT 연산 : 데이터 단어의 모든 비트들을 반전(invert) 선텍적-세트 (selective-set) 연산 : B레지스터의 비트들 중에서 1로 세트 된 비트들과 같은 위치에 있는 A레지스터의 비트들을 1..

Computer Science/Computer Architecture 2020. 4. 8. 18:21

3.1 ALU의 구성 요소 1. 산술 연산장치 : 산술 연산들 (+, - , * /)를 수행 2. 논리 연산장치 : 논리 연산들(AND, OR, NOT, XOR 등)을 수행 3. 시프트 레지스터(shift register) : 비트들을 좌측 혹은 우측으로 이동시키는 기능을 가진 레지스터 4. 보수기 (complementer) : 2진 데이터를 2의 보수로 반환(음수화) 5. 상태 레지스터(status register) : 연산 결과의 상태를 나타내는 플래그(flag)들을 저장하는 레지스터 3.2 정수의 표현 2진수 체계 : 0, 1, 부호 및 소수점으로 수를 표현 부호 없는 정수 표현의 예 n-비트 2진수를 부호 없는 정수 A로 변환하는 방법 소수의 소수점부분을 변환하는 방법 음수 표현 방법 - 부호화-..

Computer Science/Computer Architecture 2020. 4. 8. 17:45

2.4 명령어 세트(instruction set) ○ 어떤 CPU를 위하여 정의되어 있는 명령어들의 집합 명령어 세트 설계를 위해 결정되어야 할 사항들 1. 연산 종류 (Operation repertoire) : CPU가 수행할 연산들의 수와 종류 및 복잡도 2. 데이터 유형 (data type) : 연산을 수행할 데이터들의 형태, 데이터의 길이(비트 수), 수의 표현 방식 등 3. 명령어 형식 (instruction format) : 명령어의 길이, 오퍼랜드 필드의 수와 길이 등 4. 주소지정 방식 (addressing mode) : 오퍼랜드의 주소를 지정하는 방식 2.4.1 연산의 종류 CPU가 수행할 수 있는 연산들의 종류는 컴퓨터에 따라 매우 다양하다. 기본적인 연산들의 종류 1. 데이터 전송 :..

Computer Science/Computer Architecture 2020. 4. 3. 18:03

2.3 명령어 파이프라이닝(Instruction Pipelining) CPU의 프로그램 처리 속도를 높이기 위하여 CPU 내부 하드웨어를 여러 단계로 나누어 동시에 처리하는 기술 2-단계 명령어 파이프라인 (Two-stage Instruction Pipeline) 명령어를 실행하는 하드웨어를 인출단계(Fetch stage)와 실행단계(Execute stage)라는 두 개의 독립적인 파이프라인 모듈로 분리 두 단계들에 동일한 클록을 가하여 동작 시간을 일치시키면, > 첫 번째 클록 주기에서는 인출 단계가 첫 번째 명령어를 인출 > 두 번째 클록 주기에서는 인출된 첫 번째 명령어가 실행 단계로 보내져서 실행되며, 그와 동시에 인출 단계는 두 번째 명령어를 인출 2-단계 파이프라인을 이용하면 명령어 처리 속도..

Computer Science/Computer Architecture 2020. 4. 3. 15:58